3.4 实验四 1位二进制比较器

3.4.1 实验目的

（1）熟悉和掌握FPGA开发流程和Quartus软件使用方法；

（2）通过实验理解基本逻辑门电路；

（3）学习用Verilog HDL数据流级描述基本门电路。

3.4.2 实验任务

设计一个1位二进制数的比较器，然后在实验板上实现自己设计的逻辑电路，并验证是否正确。

3.4.3 实验原理

1位二进制数的比较器，即对输入的两个数进行比较，输出三种结果。当A > B时，Y(A > B)为真。当A < B时，Y(A < B)为真。当A = B时，Y(A = B)为真。由此得到如下表1-4所示的真值表。将Y(A > B)，Y(A = B)，Y(A < B)和A、B的关系写成逻辑表达式则得到：

$Y(A<B)=A’B$

$Y(A=B)=AB+A’B’=A⊙B$

$Y(A>B)=AB’$

表1-4 1位二进制比较器真值表

A	B	Y(A < B)	Y(A = B)	Y(A > B)
0	0	0	1	0
0	1	1	0	0
1	0	0	0	1
1	1	0	1	0

3.4.4 逻辑电路

3.4.5 Verilog HDL建模描述

1位二进制比较器程序清单comparer1.v

module comparer1
(
input wire a,           //定义输入的两个数a、b
input wire b,
output wire led1,     //定义三种输出结果对应的led
output wire led2,
output wire led3
);
assign led1 = (!a)&b;    //a<b
assign led2 = !(a^b);    //a=b
assign led3 = a&(!b);    //a>b

endmodule

3.4.6 实验步骤

1.打开Quartus，建立工程。

2.新建Verilog HDL设计文件，并键入设计代码。

3.综合并分配管脚，将输入信号a、b、分配至拨码开关，将输出信号led1,led2,led3分配至板卡上的LED。

信号	FPGA PINs
a	J12
b	H11
led1	N15
led2	N14
led3	M14

4.构建并输出编程文件，烧写至FPGA的Flash之中。

5.按下对应按键/拨动拨码开关，观察输出结果。